PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-144098

(43)Date of publication of application: 17.08.1984

(51)Int.CI.

G11C 29/00 G11C 17/00

(21)Application number: 58-018027

(71)Applicant: FUJITSU LTD

(22)Date of filing:

08.02.1983

(72)Inventor: YOSHIDA MASANOBU


ITANO KIYOYOSHI

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To read out accurately on electronic signature at all times when block is replaced by providing a subblock which corresponds to a memory cell block and a redundant memory cell block respectively.

CONSTITUTION: Plural read-only memory cells storing the prescribed data are provided at the specific regions of memory cell blocks 11W18. These blocks 11W 18 and a redundant memory cell block 19 are divided into subblocks. The data corresponding to the output bits of the blocks 11W18 are repetitively stored at every subblock to the read-only memory cells of the blocks 11W18. In the block 19 the subblocks are set opposite to the blocks 11W18, and the data corresponding to the output bits of the blocks 11W18 are stored to the read-only memory cells of corresponding subblocks within the block 19. When the blocks 11W18 are replaced with the block 19, the corresponding subblocks within the block 19 are selected when the prescribed data is read out.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(9) 日本国特許庁 (JP)

①特許出版公開

⑫公關特許公報(A)

昭59-144098

⑤ Int. Cl.³⑥ 11 C 29/00 17/00 識別記号

庁内整理番号 7922-5B 6549-5B ❸公開 昭和59年(1984)8月17日

発明の数 1 審査請求 未請求

(全10頁)

公半導体記憶装置

创特

原 昭58—18027

❷出

顧 昭58(1983)2月8日

⑦発 明 者 吉田正信

川崎市中原区上小田中1015番地

富士通株式会社内

@発明者 板野清義

川崎市中原区上小田中1015番地 富士通株式会社内

切出 顧 人 富士通株式会社

川崎市中原区上小田中1015番地

の代理 人 弁理士 青木朗

外3名

明 器 書

1. 発明の名称

半導体記憶發置

2. 特許耐求の範囲

複数ビット出力需成で、各出力ビットに対応する複数のメモリセルブロックと、不良のあるメモリセルブロックを電換え可能な冗長メモリセルブロックの特定ロックとを備え、数各メモリセルブロックの特定の領域に所定のデータを記憶した複数の説出し専用メモリセルを有する単導体記憶發達であって、

被各メモリセルブロック及び腹冗長メモリセルブロックを複数のサブブロックに分割し、各該メモリセルブロックの観出し専用メモリセルには、各族メモリセルブロックの出力ピットに対応する。 データを各サブブロックをに練返し記憶し、数冗 大モリセルブロックでは各サブブロックを各数 メモリセルブロックに対応させて、それぞれの該 メモリセルブロックの出力ピットに対応する メモリセルブロックの出力によりに対応するサブ メモリセルブロックの別応し、放メ モリセルブロックを放冗長メモリセルブロックに 重要えた場合には、放所定のデータの説出し時に、 重要えられたメモリセルブロックに対応する放冗 サメモリセルブロック内のサブブロックを選択す るようにしたことを特徴とする半導体記憶装置。

3. 発明の詳細な説明

(1) 発明の技能分野

本発明は、プログラム可能観出し専用半導体配は延慢(PROM)に関し、特に、PROMの属性に関する ROM データであるエレクトロニック・シグネーティ(Electronic Signature)の観出し回路に関する。

(2) 技術の背景

最近、消去可能、プログラム可能観出し専用半 等体能体操度(BPROM)に対して、メーカのコ ード、書き込みアルゴリズムのコード等を一種の ROMデータとして製造中に予め書き込んでおき、 テップの特定の端子に特定の信号を印加すること にこのデータを飲み出せるようにした、エレクト ロニック・シグネーチャというものを用いること が米当 EIA の下部後側である JEDEC (joint electron device engineering council) により後来されている。 JEDECにより提案された、エレクトロニック・シグネーチャのデータ構成内容をよびメーカコードが第1回(A)をよび(B)に示される。

ところで、EPROMにおいては、製品テップの 歩音りを向上させるために、冗長標成を用いて不 良が生じた園路を冗長国路に置き換えることが行 われている。このような冗長標成を有するEPROM においては、冗長国路を使用する場合に置き換え られた回路部分に対応するエレクトロニック・シ グネーティのデータの内容が正しく駅み出される 必要がある。

(3) 発明の目的

本発明の目的は、冗長相成を有する半導体配像 製造において、冗長国路がどの国路部分に置き換えられた場合にもエレクトロニック・ングネーチャが正しく読み出されるようにすることにある。

(4) 発明の構成

(5)

長メモリセルブロック内のサブブロックを選択するようにしたことを特徴とする単導体配揮装置が 接供される。

(5) 発明の実施針

本角明による半導体配像袋筐を露面を用いて以 下に説明する。第2回は、8ピット出力のRPROM に冗長メモリセルブロックが設けられた場合の概 略的構成図である。第2図のEPROM にかいては、 メモリセルブロッタ11ないし1909ち、8ピ ット出力に対応するメモリセルブロック11ない し18は、勿換え回路21ないし28を介して出 カパッファ31ないし3.8に祭続される。冗長メ モリセルブロック19は、切換え降路29を介し て各切換え回路21ないし28に接続され、任意 の出力ピットQ1ないしQ8に対応するメモリセ ルブロックと世を換えられ待る。各切換え回路 21ないし29は、制御信号発生図路41ないし 4 9 からの制御信号により切換えが制御される。 各制御信号発生国路41ないし49においては、 内部に設けられたヒューズの断続状態に応じた制

本発明においては、複数ピット出力構成で、各出力ピットに対応する複数のメモリセルブロックと、不良のあるメモリセルブロックを微狭え可能な冗長メモリセルブロックとを備え、談各メモリセルブロックの特定の領域に所定のデータを記録した複数の飲出し専用メモリセルを有する半導体記憶要便であって、

数各メモリセルブロック及び数冗長メモリセルブロックを複数のサブブロックに分割し、各数メモリセルブロックの既出し事用メモリセルだは、各数メモリセルブロックのに出力ピットに対応する。 データを各サブブロックのに嫌えしになり、数名が メモリセルブロックでは各サブブロックを各数 メモリセルブロックでは各サブブロックを各数 メモリセルブロックに対応するが、 メモリセルブロックの出力ピットに対応するデータを数冗長メモリセルブロックの対応するデータの対応する。 ブロックのに出し専用メモリセルに記憶し、数メ モリセルブロックを数所定のデータの読出し時に、 世換えた場合には、数所定のデータの読出し時に、 世換えた場合には、数所定のデータの読出し時に、

(4)

時信号が出力される。メモリセルブロック11ないし18の1つを冗長メモリセルブロック19にほき換える場合には、そのメモリセルブロックに対応するヒューズ切断信号FC1をいしFC8×よび冗長メモリセルブロックに対応するヒューズ切断信号FC9 により、対応する制御信号発生回路内のヒューズが妨害される。

第8國には、第2個のBPBOMにおけるメモリセルブロックの構成がより幹職に示される。各メモリセルブロック11ないし19にかいては、彼のワード線WLと複数のピット線BLと名とか直接のウェンを受けられてかり、各メモリセルブロックは、モリセルブロックはできない。各メモリセルブロックは、アード線を含む8個のサブブロックにはカート線を含む8個のサブブロックになった。メモリセルが接線では、アード線を含む8個のサブブロックにはアートを受けるのほかによった。カーロード線WLのほかになった。カーに接続されるDS製出し用ワード線WLが対しているという。製造は、第2回のBBMに対して、10回のBBMに対して、10回のBMに対して、10回のBMに対して、10回のBMに対して、10回のBMに対し、10回のBMに対して、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに対し、10回のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。各別のBMに示される。由れる。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに示される。由れるのBMに対しては、10回のBMに示される。由れるのBMに対しては、10回のBMに対しては、10回のBMに対しては、10回のBMに対しては、10回のBMに対しては、10回のBMに対しては、10回のBMに対しては、10回のBMに対しては、10回のBMに対しては、10回のBMに対しては、10回のBMに対しは、10回のB

られている。ES 観出し用ワード線VWLは、ES 観出し信号検出国路 5 に装破される。各ワード線 WLは、ワードデコーダ国路 6 に接続される。

各メモリセルブロック、例えば、11化かいて は、サブブロック11-0,11-1,…,11 - 7年のピット舗BLは、第1のコラムデコーダ 適略7からの選択信号B0.B1…B15により 遊択され、各サププロック11-0,11-1, … , 11 - 7からの出力は、第2のコラムデコー が四端8からの選択信号C0,C1,…,C7に より選択される。第1のコラムデコーが回路では、 下位のアドレス信号80,81,82,43モデ コードして選択信号B0,B1,…,B15の1 つを"H"にする。また、鴬2のコラムデコーダ 周路8は、上位のアドレス信号44,45,46 をデコードして、選択信号C0,C1,…,C7 の1つを"H"にする。従って、アドレス信号も 0 , 11 , … , 16 の特定のパターンに対応して 各メモリセルブロック内の特定の1本のピット線 Bしが選択される。

(7)

セルブロックにかいて、各サブブロックには16 本のピット機が含まれてかり、それぞれにE8用 説出し専用メモリセルが設けられている。彼って 各サブブロックに16ピットのデータが香込まれ 後って、上位のアドレス信号を4,を5, を発定のパターンに愉定して、特定のサブブ ロックを選択して、下位のアドレス信号を0,を1, を2,を4を16過少に変化とによりエ レクトロニック・シグネーチャの16ワードを脱 出りたとがでる。第4回には、特定のサブブロ ックを選択する場合に、特定のサブブロ ックを選択するが示される。例えば、を4=0, を5=0,を6=0の場合、選択信号C0に対応 するサブブロック(コラム)が選択される。

第 5 図には、各メモリセルブロック 1 1 まいし 1 9 にかけるそれぞれのサブブロック PO B B 用 観出し専用メモリセルに普込まれるデータパター ンが示される。メモリセルブロック 1 1 にかいて は、すべてのサブブロックにデータ D 1 が書込ま れる。 簡様にしてメモリセルブロック 1 2 のすべ

ところで、第2回かよび第8回に示される EPROMにおいては、ES用の銃出し専用メモリ セルには製造時に予めビット製BLへの接続・非 接続によりデータが審込まれている。とのES 用 の観出し専用メモリセルに各込まれたデータは、 **幹足のプドシス信号A9化12Vを印加すること** により就出される。これらのES用の読出し専用 メモリセルには、第1図(A)に示されるエレクト ロニック・シグネーチャが答込まれる。エレクト ロニック・シダネーチャは、第1図(A)に示され るように8ピット×167ードのデータであり、 従って、各出力ピットQ1.Q2,…,Q8に対 応するメモリセルブロック11,L2,…,18 だは、それぞれのピットに対応するデータ列D1, D 2 , … , D 8 が配録される。例えばメモリセル プロック11には第1回 (A)において斜線で示さ れるデータ列Dlが記録される。

第2日かよび第3回に示されるEPROMにおけるエレクトロニック・シグネーティの記録方法を、第4回、第5回を用いて説明する。1つのメモリ

· (a)

てのサブプロッタにはデータD2が書込まれる。 以下向様にして、メモリセルブロッタIIから 18までについては、各メモリセル内のすべての サブプロッタにそのメモリセルブロッタに対応する B8用データが書込まれる。従って、メモリセ ルブロック11ないし18にかいては、どのサブ プロックが選択された場合にも向一のデータが脱 出される。ところが、冗長メモリセルブロッタ 19にかいては、C0に対応するサブプロッタに はデータD1が書込まれ、C1に対応するサブプロッタに ロックにはデータD2が書込まれ、以下向機にし てC7に対応するサブブロッタにはデータD8が 書込まれる。

従って、第3回のEPROM にかいては、冗長メモリセルブロック19を使用しない場合には、任意のサブブロックを選択することにより、エレクトロニック・シグネーチャモ正しく観出すことができる。また、冗長メモリセルブロック19を特定のピットに対応するメモリセルブロックと置き減えて使用する場合には、それピットに対応する

データが普込まれたサブブロックを自動的に選択 することにより、エレクトロニッタ・シグネーテ ャが正しく説出される。郷 6 図 (A)には、冗長メ モリセルプロック19を使用した場合に、世を狭 えられたビット位置に対応したサブブロッタを選 択するためのアドレス信号を発生する回路が示さ れる。 解 6 図 (A) にかいて、 A 4 , A 5 , A 6 は 外部から入力されるアドレス信号であり、 VRR はES観出し信号である。また、BR1,BR2, …, BR8 は各メモリセルブロックの切換え制御 借号でもり、BR9 は冗長メモリセルブロック便 用信号である。第6数(A)の関略においては、例 えはメモリセルプロック18が冗長メモリセルブ ロック19に置き換えられる場合、BRB=H。 BR9 = H T & D 、 BR 1 = L . BR 2 = L … BR1=Lであり、従ってs4=H, s5=H, a6=Hとなり、選択信号C 7 に対応するサブブ ロックが過択される。また、冗長メモリセルプロ ックが使用されない場合には、84mL,85m L . . 6 = L となる。

(11)

第2図は、本発明が適用される EPROM の概略 的な機磁図、

第3回は、第2回のBPROMの部分的神機圏、 第4回は、第8回の過路における第2コラムデ コーダ回路の通択動作を説明する間、

解 5 図は、第 3 図の EPROM においてエレクト ロニック・シグネーティの記憶される様子を示す 図、

第6図(A)は、第3図のEPROMでおいて冗長 メモリセルの置き換え位置に応じたアドレス信号 を発生する回路、第6図(B)はBB認出し信号第 生回路、第6図(C)は切換え制物信号発生回路を、 それぞれ示す図である。

(符号の説明)

11,12…18;メモリセルブロック、19; 冗長メモリセルブロック、21,22…28; 切換之国路、31,32…38; 出力パッファ、41,42,…,49; 切換之制御信号発生国路、5; ES 訳出し信号検出回路、6; ワードデコー
が回路、7; 第1コラムデコーが函路、8; 第2

第6数(B)には、B8 統出し信号検出国路5が 示され、第6数(C)には、切換え制物信号BR1。 BR2、…,BR8 かよび冗長メモリセルブロック 使用信号BR9 の発生国路41、42、…,49 が示される。第6数(B)の関略にかいては、外部 アドレス端子A9に12 Vが印加された場合に ES 使出し信号 VRRが"H"となるように設計 される。

(6) 発明の効果

本発明によれば、冗長制成を有する半導体記憶 製造にかいて、冗長メモリセルブロックが任意の 出力ピットに対応するメモリセルブロックに置き 換えられた場合にもエレクトロニック・シグネー ティを正しく統計するとができるようにしたエレ クトロニック・シグネーティ統出し国路が提供され得る。

4. 歯菌の簡単な説明

第1図(A),(B)は、JEDEC により提案されたエレクトロニック・シグネーティの形式を示す 助、

(12)

コラスデコーダ風路。

特許出順人

宮 士 迪 株 式 会 社 特許出線代理人


弁理士 育 木 期

弁理士 西僧和之

弁理士 内田 申 务


弁道士 山口昭之


第 1 図 (A)



第 1 図 (B)


•	ょ 奇ペリティ			
JEDEC メーカ名	0807060504030201			
1 AMD	00000001			
2 AMI	00000010			
3 FAIRCHILD	10000011			
4 FUJITSU	00000100			
5 GTE	10000101			
6 HARRIS	10000110			
7 HITACHI	00000111			
8 INNOS	00001000			
9 INTEL	10001001			
10 JTT	10001010			
11 INTERSIL	00001011			
12 MONOLITHIC MEMORIES	10001100			
13 MOSTEK	00001101			
14 MOTOROLA	00001110			
15 NATIONAL	10001111			
16 NEC	00010000			
17 RCA	10010001			
18 RAYTHEON	10010010			
19 ROCKWELL	00010011			
20 SEEQ	10010100			
21 SIGNETICS	00010101			
22 SYNERTEK	00010110			
23 TEXAS INSTRUMENTS	10010111			
24 TOSHIBA	10011000			
25 XICOR	00011001			
26 ZILOG	00011010			







第 4 図


7122	СО	C1	C2	С3	C4	C 5	C6	C7
04	0	1	0	1	0	1	0	1
a 5	0	0	1	1	0	0	1	1
a6	0	0	0	0	1	1	1	1







第6図 (C)



手統補正書(自於)

昭和 58 年 3 月 23 日

特許庁長官 若 杉 和 夫 敗

- 1. 事件の表示 昭和 58 年 特許顧 第 18027号
- 2. 発明の名称

半導体記憶装置

3. 補正をする者 事件との関係 特許出版人

名称 (522) 富士通株式会社

4.代 理 人

住 所 東京都港区成ノ門一丁目8番10号 静光成ノ門ビル 〒105 電話(504)0721

氏 名 弁理士 (6579) 青 木 朝 切割士 (外 3 名)

5. 補正の対象

- (1) 明細巻の「特許請求の範囲」の欄
- (2) 明細書の「発明の詳細な説明」の標

6. 補正の内容

- (1) 剪細管の「特許請求の範囲」の欄を別紙の とかり補正する。
- (2) 明細書の「発明の詳細な説明」の欄を次のとおり補正する。

第4頁第1行~第5頁第3行目

「本発明においては、………提供される。」を 財験し、下記の文章に置き換える。

「上記の目的は、複数ビット出力構成で、各出力ピットに対応する複数のメモリセルブロックと 不良のあるメモリセルブロックを置換え可能な冗 長メモリセルブロックとを値え、跡各メモリセル ブロックの特定の領域に所定のデータを記憶した 複数の読出し専用メモリセルが設けられ、且つ談 各メモリセルブロック及び跡冗長メモリセルブロ ックは複数のサブブロックに分割もされ、各跡メ モリセルブロックの観出し専用メモリセルには、



各館メモリセルブロックの出力ビットに対応する データが各サツブロック毎に繰返し記憶され、酸 冗長メモリセルブロックでは各サブブロックを各 酸メモリセルブロックに対応させて、それぞれの 酸メモリセルブロックの出力ビットに対応すータが酸冗長メモリセルブロックの対応するサ ブプロックの統出し専用メモリセルに記憶するれ、 酸メモリセルブロックを酸冗長メモリセルブロック がはまた場合には、 最換えられたメモッ クに量換えた場合には、 最換えられたプロックの のサブプロックに対応する酸で、 のサブプロックが酸所定のデータの統出・ のサブプロックにしたことを特徴とする半導体配像 装置によって連成される。」

7. 派付書類の目録

補正特許請求の範囲

į j

(3)

ク<u>が飲所定のデータの読出し時に選択される</u>より にしたことを特徴とする半導体記憶整置。

2. 特許請求の範囲

複数ピット出力構成で、各出力ピットに対応す る複数のメモリセルブロックと、不良のあるメモ リセルプロックを置換え可能な冗長メモリセルブ ロックとを備え、鉄各メモリセルプロックの特定 の領域に所定のデータを記憶した複数の銃出し専 用メモリセルが設けられ、且つ獣各メモリセルブ ロック及び駄冗長メモリセルブロックは複数のサ ププロックに分割もされ、各数メモリセルブロッ 夕の読出し専用メモリセルには、各誌メモリセル プロックの出力ピットに対応するデータが各サブ プロック毎に練返し記憶され、跛冗長メモリセル プロックでは各サブプロックを各肢メモリセルブ ロックに対応させて、それぞれのはメモリセルブ ロックの出力ビットに対応するデータが修冗長メ モリセルブロック内の対応するサブプロックの観 出し専用メモリセルに記憶もされ、酸メモリセル プロックを放冗長メモリセルブロックに世換えた 場合には、置換えられたメモリセルブロッタに対 応する鯨冗長メモリセルプロック内のサブブロッ

(1)

特許法第17条の2の規定による補正の掲載

照和 58 年特許顧第 18027 号 (特開昭 59-144098 号 昭和 59 年 8 月 17 日発行 公開特許公報 59-1441 号掲載)については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 6 (4)

Int.Cl'.	識別記号	广内整理番号
G11C 29/00		7922-5B
17/00		6549-5B

手統補正書

昭和59年 4月24日

特許庁長官 若 杉 和 夫 股

- 1.事件の表示
 - 昭和 58年 特許順 第 018027号
- 発明の名称
 半導体記憶接償
- 3. 補正をする者 事件との関係 特許出願人

名 称 (522) 富士通株式会社

4.代 理 人

住 所 東京都港区成ノ門一丁目8番10号 静光虎ノ門ヒル 〒105 電話(504)0721

氏 名 弁理士 (6579) 青 木

明知

(外 3 名)

5. 補正の対象

- (1) 明期書の「特許請求の範囲」の標
- (2) 明朝掛の「発明の評細な説明」の機

& 補正の内容

- (1) 別紙のとかり

2. 特許請求の範囲

変数ビット出力将成で、各出力ビットに対応する複数のメモリセルブロックと、不良のあるメモリセルブロックと微数と可能な冗長メモリセルブロックに分割して認識し、前配冗長メモリセルブロックには前配情報を全て記憶し、ほハブロックと置換えた場合に、微換えられたメモリセルブロックと間換えた場合に、微換えられたメモリセルブロックと同様えた場合に、微換えられたメモリセルブロック内の前配分割された情報に対応する部分を前配冗長メモリセルブロックから選択的に続出す手段を設けたことを特徴とする半導体配像整備。